判斷題傳統(tǒng)的系統(tǒng)硬件設計方法是采用自上而下（top down）的設計方法，利用硬件描述語言（HDL）的硬件電路設計方法采用自下而上（bottom up）的設計方法。
您可能感興趣的試卷
最新試題
signal標識符合法嗎？
題型：問答題
定義一個變量a，數(shù)據(jù)類型為4位位向量（）。
題型：填空題
整型對象的范圍約束通常用（）關鍵詞，位矢量用downto/to關鍵詞。
題型：填空題
試舉出兩種可編程邏輯器件（）、FPGA。
題型：填空題
根據(jù)已給出的二-十（BCD）進制優(yōu)先權編碼器功能表，試寫出其VHDL程序。
題型：問答題
進程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。
題型：填空題
簡述VHDL語言與計算機語言的差別。
題型：問答題
用IF語句編寫一個四選一電路，要求輸入d0～d3, s為選擇端，輸出y。
題型：問答題
編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結(jié)構框架），要求復位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。
題型：問答題
Moore狀態(tài)機輸出只是狀態(tài)機當前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當前值和輸入值的函數(shù)
題型：判斷題