digital_ _8標識符合法嗎？

整型對象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

編寫一個數(shù)值比較器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。

請簡述自上至下硬件電路設(shè)計方法的基本過程。

編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求復(fù)位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。

進程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

語句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個狀態(tài)機變量wr，可以直接對wr賦值。

簡述CPLD與FPGA的異同。