用IF語句編寫一個(gè)二選一電路，要求輸入a、b, sel為選擇端，輸出q。

進(jìn)程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

（）狀態(tài)機(jī)輸出只依賴于器件的當(dāng)前狀態(tài)，與輸入信號(hào)無關(guān)。

簡述CPLD與FPGA的異同。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

整型對象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

VHDL是否區(qū)分大小寫？

圖中給出了4位逐位進(jìn)位全加器，請完成其VHDL程序。

定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。

編寫一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。