整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

8digital標(biāo)識(shí)符合法嗎？

簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。

完成下圖所示的觸發(fā)器。

VHDL是否區(qū)分大小寫(xiě)？

編寫(xiě)一個(gè)4位加法計(jì)數(shù)器VHDL程序的進(jìn)程（不必寫(xiě)整個(gè)結(jié)構(gòu)框架），要求復(fù)位信號(hào)reset低電平時(shí)計(jì)數(shù)器清零，變高后，在上升沿開(kāi)始工作；輸入時(shí)鐘信號(hào)為clk，輸出為q。

CONSTANT T2：std_logic <= ’0’;

signal標(biāo)識(shí)符合法嗎？

編寫(xiě)一個(gè)數(shù)值比較器VHDL程序的進(jìn)程（不必寫(xiě)整個(gè)結(jié)構(gòu)框架），要求使能信號(hào)g低電平時(shí)比較器開(kāi)始工作，輸入信號(hào)p=q，輸出equ為‘0’，否則為‘1’。

請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。