基于乘積項技術構造的可編程邏輯器件叫做（），基于查找表技術構造的可編程邏輯器件叫做FPGA。

Moore狀態(tài)機輸出只是狀態(tài)機當前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當前值和輸入值的函數(shù)

VHDL語言的變量和信號有什么區(qū)別？

簡述VHDL語言與計算機語言的差別。

定義一個變量a，數(shù)據(jù)類型為4位位向量（）。

進程必須位于（）內(nèi)部，變量必須定義于（）內(nèi)部。

任何時序電路都以（）為驅(qū)動信號，時序電路只是在時鐘信號的邊沿到來時，其狀態(tài)才發(fā)生改變。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

簡述moore狀態(tài)機和mealy狀態(tài)機的區(qū)別。

（）狀態(tài)機輸出只依賴于器件的當前狀態(tài)，與輸入信號無關。