問(wèn)答題設(shè)計(jì)一個(gè)8‐3編碼器。

您可能感興趣的試卷

最新試題

請(qǐng)根據(jù)所學(xué)知識(shí)，用verilog-HDL硬件描述語(yǔ)言設(shè)計(jì)一個(gè)8-3線編碼器，真值表如下圖。其中：輸入8個(gè)互斥的信號(hào)，輸出3位二進(jìn)制代碼。

題型：?jiǎn)柎痤}

利用Verilog語(yǔ)言設(shè)計(jì)一位半加法器。輸入信號(hào)：被加數(shù)a；加數(shù)b；輸出信號(hào)：和數(shù)sum；進(jìn)位count。

題型：?jiǎn)柎痤}

8-3編碼器的真值表如下表所示，完成整個(gè)程序的編寫(xiě)。

題型：?jiǎn)柎痤}

設(shè)計(jì)一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計(jì)數(shù)器，時(shí)鐘clk上升沿有效），復(fù)位信號(hào)clr，置數(shù)信號(hào)load、輸入數(shù)據(jù)data、輸出qout。

題型：?jiǎn)柎痤}

用Veriog描述帶清零端的4位寄存器。

題型：?jiǎn)柎痤}

編寫(xiě)一個(gè)帶預(yù)置位，清零輸入，上跳沿觸發(fā)的邊沿觸發(fā)器的Verilog 代碼。其邏輯功能表以及電路符號(hào)如下圖所示。

題型：?jiǎn)柎痤}

設(shè)計(jì)一個(gè)8‐3編碼器。

題型：?jiǎn)柎痤}

如下圖，并根據(jù)時(shí)間狀態(tài)圖把程序補(bǔ)充完整，clr是清零使能端，高電平有效，脈沖發(fā)生器的輸入輸出均為8位數(shù)據(jù)。

題型：?jiǎn)柎痤}

使用Verilog語(yǔ)言設(shè)計(jì)一個(gè)脈沖發(fā)生器。

題型：?jiǎn)柎痤}

設(shè)計(jì)一個(gè)四位全加器。

題型：?jiǎn)柎痤}