補充完整下面D觸發(fā)器的程序代碼。

設計一個4位計數器。

數據選擇器是在多路數據傳送過程中，能夠根據需要將其中任意一路選出來的電路。根據下表（8選1數據選擇器的真值表）編寫Verilog代碼。

設計一奇偶校驗位生成電路，輸入八位總線信號bus，輸出及校驗位odd，偶校驗位even。

利用Verilog代碼設計4位全加器。輸入信號：被加數a[3：0]；加數b[3：0]；低位進位cin.輸出信號：和數s[3：0]；進位co。

設計一個D觸發(fā)器。

設計一個觸發(fā)器。

使用verilog設計一個七段數碼管譯碼器。

8-3編碼器的真值表如下表所示，完成整個程序的編寫。

半加器的程序如下，補全程序。