簡述實體端口的模式。

Moore狀態(tài)機輸出只是狀態(tài)機當前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當前值和輸入值的函數(shù)

簡述moore狀態(tài)機和mealy狀態(tài)機的區(qū)別。

VHDL程序的基本結(jié)構(gòu)至少應包括實體、（）兩部分和對庫的引用聲明。

用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。

請簡述自上至下硬件電路設計方法的基本過程。

完成下圖所示的觸發(fā)器。

編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求復位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。

根據(jù)已給出的二-十（BCD）進制優(yōu)先權(quán)編碼器功能表，試寫出其VHDL程序。

簡述VHDL語言與計算機語言的差別。