填空題VHDL程序的基本結(jié)構(gòu)至少應(yīng)包括實(shí)體、（）兩部分和對(duì)庫(kù)的引用聲明。
您可能感興趣的試卷
最新試題
任何時(shí)序電路都以（）為驅(qū)動(dòng)信號(hào)，時(shí)序電路只是在時(shí)鐘信號(hào)的邊沿到來(lái)時(shí)，其狀態(tài)才發(fā)生改變。
題型：填空題
根據(jù)已給出的全加器的VHDL程序，試寫(xiě)出一個(gè)4位逐位進(jìn)位全加器的VHDL程序。
題型：?jiǎn)柎痤}
用IF語(yǔ)句編寫(xiě)一個(gè)四選一電路，要求輸入d0～d3, s為選擇端，輸出y。
題型：?jiǎn)柎痤}
簡(jiǎn)述VHDL語(yǔ)言與計(jì)算機(jī)語(yǔ)言的差別。
題型：?jiǎn)柎痤}
signal標(biāo)識(shí)符合法嗎？
題型：?jiǎn)柎痤}
VHDL語(yǔ)言的變量和信號(hào)有什么區(qū)別？
題型：?jiǎn)柎痤}
請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。
題型：填空題
CONSTANT T2：std_logic <= ’0’;
題型：判斷題
簡(jiǎn)述moore狀態(tài)機(jī)和mealy狀態(tài)機(jī)的區(qū)別。
題型：?jiǎn)柎痤}
整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。
題型：填空題