使用case語句實現(xiàn)四選一多路選擇器。

設計一個順序脈沖。

四位全加器程序如下，補全程序。

用Veriog描述帶清零端的4位寄存器。

下面是一個三態(tài)門的程序，其中使能端為en，低電平時，三態(tài)門屬于高阻狀態(tài)。請把缺少的部分補充完整。

數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫Verilog代碼。

編寫一個4位的全加器。（輸入兩個加數(shù)a、b；和sum；進位輸入cin；進位輸出cout）。

設計一個4位計數(shù)器。

觸發(fā)器設計程序如下，補全程序。

補充完整下面D觸發(fā)器的程序代碼。