為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

BiCMOS技術(shù)就是將（）和（）的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力。

集成電容主要有幾種結(jié)構(gòu)？

集成電路電阻可以通過(guò)（）產(chǎn)生。

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

在晶體材料中，對(duì)于長(zhǎng)程有序的原子模式最基本的實(shí)體就是（）。

圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線(xiàn)，請(qǐng)畫(huà)出Id2的大致變化，并說(shuō)明Id1和Id2有什么不同，并解釋不同的主要原因。

編寫(xiě)DRC版圖驗(yàn)證文件的主要依據(jù)是什么？

從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？

由于襯底材料的緣故會(huì)自動(dòng)產(chǎn)生電容，這種電容稱(chēng)為（）。