根據(jù)已給出的全加器的VHDL程序，試寫出一個(gè)4位逐位進(jìn)位全加器的VHDL程序。

完成下圖所示的觸發(fā)器。

定義一個(gè)變量a，數(shù)據(jù)類型為4位位向量（）。

Moore狀態(tài)機(jī)輸出只是狀態(tài)機(jī)當(dāng)前狀態(tài)的函數(shù)，Mealy狀態(tài)機(jī)輸出為有限狀態(tài)機(jī)當(dāng)前值和輸入值的函數(shù)

整型對(duì)象的范圍約束通常用（）關(guān)鍵詞，位矢量用downto/to關(guān)鍵詞。

簡述實(shí)體端口的模式。

請(qǐng)列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

早期的可編程邏輯器件包括（）。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

用IF語句編寫一個(gè)二選一電路，要求輸入a、b, sel為選擇端，輸出q。