補充完整下面D觸發(fā)器的程序代碼。

設(shè)計一個觸發(fā)器。

設(shè)計一個帶使能的3-8譯碼器，使能信號en為高電平時真值表如下。

使用case語句實現(xiàn)四選一多路選擇器。

利用Verilog語言設(shè)計一位半加法器。輸入信號：被加數(shù)a；加數(shù)b；輸出信號：和數(shù)sum；進位count。