問(wèn)答題簡(jiǎn)述倒摻雜阱技術(shù)的步驟。
您可能感興趣的試卷
你可能感興趣的試題
2.問(wèn)答題簡(jiǎn)述3.0μm CMOS集成電路工藝技術(shù)工藝流程。
3.問(wèn)答題簡(jiǎn)述CMP技術(shù)的優(yōu)點(diǎn)。
4.名詞解釋化學(xué)機(jī)械平坦化（CMP）
5.問(wèn)答題簡(jiǎn)述什么是硅化物及其作用。
最新試題
設(shè)計(jì)一個(gè)CMOS差分放大器電路，寫(xiě)出其對(duì)應(yīng)的SPICE描述語(yǔ)句并作差模電流-電壓特性分析。
題型：?jiǎn)柎痤}
在晶體材料中，對(duì)于長(zhǎng)程有序的原子模式最基本的實(shí)體就是（）。
題型：?jiǎn)雾?xiàng)選擇題
版圖設(shè)計(jì)的基本前提是什么？
題型：?jiǎn)柎痤}
從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？
題型：?jiǎn)柎痤}
集成電路電阻可以通過(guò)（）產(chǎn)生。
題型：多項(xiàng)選擇題
在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。
題型：?jiǎn)柎痤}
從天然硅中獲得達(dá)到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過(guò)（）等步驟。
題型：多項(xiàng)選擇題
晶體管的名字取自于（）和（）兩詞。
題型：多項(xiàng)選擇題
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。
題型：?jiǎn)柎痤}
編寫(xiě)DRC版圖驗(yàn)證文件的主要依據(jù)是什么？
題型：?jiǎn)柎痤}