試使用 Verilog HDL 設(shè)計(jì)一個(gè) 10 進(jìn)制計(jì)數(shù)器，規(guī)定模塊定義為 modulecount10(out,clr,clk),其中 clk 為時(shí)鐘輸入，clr 為同步清零輸入，低電平有效，out 為計(jì)數(shù)器輸出。
（1） 寫(xiě)出 10 進(jìn)制計(jì)數(shù)器 Verilog HDL 設(shè)計(jì)程序并注釋；
（2） 寫(xiě)出 10 進(jìn)制計(jì)數(shù)器 Verilog HDL 測(cè)試文件并注釋；
您可能感興趣的試卷
你可能感興趣的試題
A.Verilog語(yǔ)言可實(shí)現(xiàn)并行計(jì)算，C語(yǔ)言只是串行計(jì)算；
B.Verilog語(yǔ)言可以描述電路結(jié)構(gòu)，C語(yǔ)言僅僅描述算法；
C.Verilog語(yǔ)言源于C語(yǔ)言，包括它的邏輯和延遲；
D.Verilog語(yǔ)言可以編寫(xiě)測(cè)試向量進(jìn)行仿真和測(cè)試。
最新試題
設(shè)計(jì)一帶異步復(fù)位端、異步置數(shù)段（低電平有效）的四位加法計(jì)數(shù)器，時(shí)鐘clk上升沿有效），復(fù)位信號(hào)clr，置數(shù)信號(hào)load、輸入數(shù)據(jù)data、輸出qout。
半加器的程序如下，補(bǔ)全程序。
利用verilog語(yǔ)言設(shè)計(jì)一個(gè)1/2分頻器。
下面是一個(gè)三態(tài)門(mén)的程序，其中使能端為en，低電平時(shí)，三態(tài)門(mén)屬于高阻狀態(tài)。請(qǐng)把缺少的部分補(bǔ)充完整。
使用verilog設(shè)計(jì)一個(gè)七段數(shù)碼管譯碼器。