A.2
B.3
C.4
D.6
您可能感興趣的試卷
你可能感興趣的試題
A.9個(gè)
B.6個(gè)
C.8個(gè)
D.16個(gè)
8086系統(tǒng)中若訪問(wèn)奇存儲(chǔ)體的一個(gè)字節(jié)單元，則此時(shí) 
與A0是（） 狀態(tài)。
A.1，0
B.0，1
C.0，0
D.1，1
A.5
B.6
C.3
D.4
A.輸入緩沖器滿信號(hào)
B.輸出緩沖器滿信號(hào)
C.輸入緩沖器空信號(hào)
D.輸出緩沖器空信號(hào)
A.DS
B.ES
C.SS
D.CS
最新試題
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
按照是否需要刷新操作分類，RAM可分為（）和（）。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）