A.加法計(jì)數(shù)器
B.二進(jìn)制計(jì)數(shù)器
C.十進(jìn)制計(jì)數(shù)器
D.N進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.同步時(shí)序邏輯電路狀態(tài)的變化與時(shí)鐘脈沖同步，而異步時(shí)序電路中沒有統(tǒng)一的時(shí)鐘脈沖，電路的狀態(tài)隨輸入信號(hào)的改變而相應(yīng)改變。
B.異步時(shí)序電路的每個(gè)狀態(tài)都是“穩(wěn)定狀態(tài)”，而同步時(shí)序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時(shí)序電路中，任一時(shí)刻，幾個(gè)輸入變量可以同時(shí)變化。
D.異步時(shí)序電路中，每個(gè)時(shí)刻僅允許一個(gè)輸入信號(hào)發(fā)生變化，以避免電路中可能出現(xiàn)的競(jìng)爭(zhēng)現(xiàn)象。
A.數(shù)碼寄存器
B.計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢查器
A.狀態(tài)轉(zhuǎn)換圖
B.特征方程
C.真值表
D.數(shù)理方程
A.可逆計(jì)數(shù)器
B.循環(huán)計(jì)數(shù)器
C.同步計(jì)數(shù)器
D.異步計(jì)數(shù)器
A.集成定時(shí)器
B.組合邏輯電路
C.存儲(chǔ)電路
D.脈沖產(chǎn)生電路
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
DRAM4164有2根片選線（RAS和CAS）、8根地址線和1根數(shù)據(jù)線。請(qǐng)判斷它的存儲(chǔ)容量為多少？
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。