A.同步時序邏輯電路狀態(tài)的變化與時鐘脈沖同步,而異步時序電路中沒有統(tǒng)一的時鐘脈沖,電路的狀態(tài)隨輸入信號的改變而相應改變。
B.異步時序電路的每個狀態(tài)都是“穩(wěn)定狀態(tài)”,而同步時序邏輯電路的狀態(tài)分為“穩(wěn)定”和“不穩(wěn)定“兩種。
C.同步時序電路中,任一時刻,幾個輸入變量可以同時變化。
D.異步時序電路中,每個時刻僅允許一個輸入信號發(fā)生變化,以避免電路中可能出現(xiàn)的競爭現(xiàn)象。
您可能感興趣的試卷
你可能感興趣的試題
A.數(shù)碼寄存器
B.計數(shù)器
C.移位寄存器
D.序列信號檢查器
A.狀態(tài)轉換圖
B.特征方程
C.真值表
D.數(shù)理方程
A.可逆計數(shù)器
B.循環(huán)計數(shù)器
C.同步計數(shù)器
D.異步計數(shù)器
A.集成定時器
B.組合邏輯電路
C.存儲電路
D.脈沖產(chǎn)生電路
A.進行狀態(tài)編碼
B.進行電路設計
C.列出真值表
D.畫出邏輯圖
![](https://static.ppkao.com/ppmg/img/appqrcode.png)
最新試題
以下代碼中為無權碼的為()。
10-4線優(yōu)先編碼器允許同時輸入()路編碼信號。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關系一般為()
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
與倒T形電阻網(wǎng)絡DAC相比,權電流網(wǎng)絡D/A轉換器的主要優(yōu)點是消除了()對轉換精度的影響。
TTL與非門閾值電壓UT的典型值是()
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應選用()位ADC。
7系列EPROM存儲的數(shù)據(jù)是()可擦除的。
電可擦除的PROM器件是()