圖中給出了4位逐位進位全加器，請完成其VHDL程序。

簡述CPLD與FPGA的異同。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。

IF語句根據(jù)指定的條件來確定語句執(zhí)行順序，共有3種類型：（）。

完成下圖所示的觸發(fā)器。

編寫一個數(shù)值比較器VHDL程序的進程（不必寫整個結(jié)構(gòu)框架），要求使能信號g低電平時比較器開始工作，輸入信號p=q，輸出equ為‘0’，否則為‘1’。

簡述如何利用計數(shù)器精確控制時序。

VHDL語言的變量和信號有什么區(qū)別？

12_bit標(biāo)識符合法嗎？

早期的可編程邏輯器件包括（）。