用IF語句編寫一個二選一電路，要求輸入a、b, sel為選擇端，輸出q。

簡述如何利用計數(shù)器精確控制時序。

Moore狀態(tài)機輸出只是狀態(tài)機當前狀態(tài)的函數(shù)，Mealy狀態(tài)機輸出為有限狀態(tài)機當前值和輸入值的函數(shù)

基于乘積項技術構造的可編程邏輯器件叫做（），基于查找表技術構造的可編程邏輯器件叫做FPGA。

簡述CPLD與FPGA的異同。

請列舉三種可編程邏輯器件：EEPROM、（）、FPGA。

早期的可編程邏輯器件包括（）。

編寫一個4位加法計數(shù)器VHDL程序的進程（不必寫整個結構框架），要求復位信號reset低電平時計數(shù)器清零，變高后，在上升沿開始工作；輸入時鐘信號為clk，輸出為q。

（）狀態(tài)機輸出只依賴于器件的當前狀態(tài)，與輸入信號無關。

一個最簡單的VHDL語言由哪幾部分組成？請簡述各部分的主要功能。