單項(xiàng)選擇題在高速系統(tǒng)設(shè)計(jì)中，下列哪種優(yōu)化方案的目的不是為了提高系統(tǒng)的工作頻率（）
A.流水線
B.樹型結(jié)構(gòu)
C.遲置信號(hào)后移
D.資源共享
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題
下列代碼描述中，不能產(chǎn)生時(shí)序邏輯的（）
A.A
B.B
C.C
2.單項(xiàng)選擇題
下列描述中采用時(shí)鐘正沿觸發(fā)且reset異步下降沿復(fù)位的代碼描述是（）
A.A
B.B
C.C
D.D
最新試題
用Veriog描述帶清零端的4位寄存器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)帶復(fù)位端且對(duì)輸入時(shí)鐘clk進(jìn)行二分頻模塊，設(shè)計(jì)要求：復(fù)位信號(hào)為同步、高電平有效，時(shí)鐘的下降沿觸發(fā)。
題型：?jiǎn)柎痤}
使用Verilog語言設(shè)計(jì)一個(gè)脈沖發(fā)生器。
題型：?jiǎn)柎痤}
設(shè)計(jì)一個(gè)4位計(jì)數(shù)器。
題型：?jiǎn)柎痤}
數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電路。根據(jù)下表（8選1數(shù)據(jù)選擇器的真值表）編寫Verilog代碼。
題型：?jiǎn)柎痤}