半加器的程序如下，補全程序。

補充完整下面D觸發(fā)器的程序代碼。

設(shè)計一個D觸發(fā)器。

設(shè)計一個同步清零D觸發(fā)器。

利用Verilog代碼設(shè)計4位全加器。輸入信號：被加數(shù)a[3：0]；加數(shù)b[3：0]；低位進位cin.輸出信號：和數(shù)s[3：0]；進位co。