問答題Verilog HDL語言進(jìn)行電路設(shè)計方法有哪幾種？
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在verilog語言中整型數(shù)據(jù)與（）位寄存器數(shù)據(jù)在實際意義上是相同的。
A.8
B.16
C.32
D.64
2.單項選擇題在verilog語言中，a=4b’1011，那么&a=（）
A.4b’1011
B.4b’1111
C.1b’1
D.1b’0
