單項(xiàng)選擇題

假設(shè)一個(gè)邏輯最壞情形的延時(shí)等于tplogic，它的最小延時(shí)為tcd，寄存器的傳播延時(shí)為t（c-q），建立時(shí)間為tsu，保持時(shí)間為thold，則使時(shí)序電路正確工作的最小時(shí)鐘周期T為（）。

A.T≥t（c-q）+tplogic+tsu
B.T≥t（c-q）+tcd+tsu
C.T≤t（c-q）+tplogic+tsu
D.T≤t（c-q）+tcd+tsu

微信掃碼免費(fèi)搜題