<samp id="vppfy"><sup id="vppfy"><dl id="vppfy"></dl></sup></samp>

填空題

靜態(tài)CMOS門中PUN是上拉網(wǎng)絡(luò)的英文簡稱，PDN是（）網(wǎng)絡(luò)的英文簡稱。

答案：下拉

你可能感興趣的試題

若一電路每一時刻每個門的輸出通過一個低阻路徑連到V_DD或V_SS上，同時在任意時刻該門的輸出即為該電路實(shí)現(xiàn)的布爾函數(shù)值（忽略在切換期間的瞬態(tài)電容），則該電路屬于靜態(tài)電路，若一電路依賴于把信號值暫時存放在高阻抗電路節(jié)點(diǎn)的電容上，則該電路屬于（）電路。

答案：動態(tài)

單項(xiàng)選擇題

在分析大扇入邏輯門時，內(nèi)部節(jié)點(diǎn)電容變得十分顯著從而不能忽略，對于下圖所示的四輸入NAND門及其RC模型，所有的NMOS尺寸相同，它們的等效電阻都為R_N，所有的PMOS尺寸相同，它們的等效電阻都為R_P，則其傳播延時可以表示為（）。

A.t_pHL=0.69R_N（C₁+2C₂+3C₃+4C_L）
B.t_pHL=0.69R_N（C₁+2C₂+3C₃+C_L）
C.t_pHL=0.69R_N（C₁+C₂+C₃+C_L）
D.t_pHL=0.69R_P（C₁+C₂+C₃+C_L）