A.可執(zhí)行代碼的長(zhǎng)度
B.當(dāng)前正在執(zhí)行的指令的段地址和偏移地址
C.下一條待執(zhí)行的指令的段地址和偏移地址
D.代碼段的首地址
您可能感興趣的試卷
你可能感興趣的試題
A.1000×1000b
B.1024×1024b
C.1000×1000B
D.1024×1024B
A.CPU、ALU
B.ALU、BIU
C.EU、BIU
D.CPU、BIU
A.二進(jìn)制數(shù)
B.十六進(jìn)制數(shù)
C.二進(jìn)制編碼的十進(jìn)制數(shù)
D.以上都不對(duì)
A.258
B.134
C.313
D.296
A.“E”
B.“d”
C.“9”
D.“%”
最新試題
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）