A.查詢傳送
B.中斷傳送
C.前二項(xiàng)均可
D.DMA方式
您可能感興趣的試卷
你可能感興趣的試題
A.4GB
B.1MB
C.64KB
D.32KB
A.提高CPU運(yùn)行速度
B.提高存儲(chǔ)器的存取速度
C.提高I/O處理速度
D.提高DMA的傳遞速度
A.0000：00000H
B.FFFF：0000H
C.FFFF：FFF0
D.0000：FFFF
A.算術(shù)運(yùn)算
B.邏輯運(yùn)算
C.算術(shù)運(yùn)算和邏輯運(yùn)算
D.函數(shù)運(yùn)算
A.數(shù)據(jù)信息
B.控制信息
C.狀態(tài)信息
D.地址信息
最新試題
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱為程序訪問(wèn)的（）性。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
I2C總線的兩條信號(hào)線的名稱是（）和（）。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）