A.0000：00000H
B.FFFF：0000H
C.FFFF：FFF0
D.0000：FFFF
您可能感興趣的試卷
你可能感興趣的試題
A.算術(shù)運(yùn)算
B.邏輯運(yùn)算
C.算術(shù)運(yùn)算和邏輯運(yùn)算
D.函數(shù)運(yùn)算
A.數(shù)據(jù)信息
B.控制信息
C.狀態(tài)信息
D.地址信息
A.高16位
B.低16位
C.高8位
D.低8位
8086CPU中，當(dāng)
=1，
=0，
=1時(shí)CPU執(zhí)行的操作是（）
A.存儲(chǔ)器讀
B.I/O讀
C.存儲(chǔ)器寫
D.I/O寫
A.分開(kāi)的
B.連續(xù)的
C.重疊的
D.都可以
最新試題
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
I2C總線的通信速率僅由主機(jī)確定。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。