A.數(shù)據(jù)總是先于地址出現(xiàn)。
B.地址總是先于數(shù)據(jù)出現(xiàn)。
C.數(shù)據(jù)與地址同時出現(xiàn)。
D.地址與數(shù)據(jù)出現(xiàn)的先后是隨機的。
您可能感興趣的試卷
你可能感興趣的試題
A.CPU給出的。
B.存儲器給出的。
C.CPU和存儲器輪流給出的。
D.CPU和存儲器共同給出的。
A.使CPU復(fù)位,高電平有效。
B.CPU使其它器件復(fù)位,高電平有效。
C.使CPU復(fù)位,低電平有效。
D.CPU使其它器件復(fù)位,低電平有效。
A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
A.CPU通知外設(shè)中斷請求已被響應(yīng)。
B.外設(shè)通知CPU中斷請求已被響應(yīng)。
C.CPU向外設(shè)請求中斷。
D.外設(shè)向CPU請求中斷。
最新試題
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
I2C總線的通信速率僅由主機確定。
MSP430單片機的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個。
STM32的SPI接口最多有()個,數(shù)據(jù)幀最多可以有()位。
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz,定時1s如何實現(xiàn)()。
I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實現(xiàn)的。
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
要組成32M×8bit的存儲器,需要1M×4bit的存儲芯片共()片。
STM32的I2C接口最多有()個,在快速模式下,最高通訊速度可達()。
在I2C總線中,應(yīng)答信號始終由從機發(fā)出。