目前集成電路版圖設(shè)計(jì)的主流工具有哪些？

設(shè)計(jì)一個(gè)CMOS差分放大器電路，寫出其對應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？

在晶體材料中，對于長程有序的原子模式最基本的實(shí)體就是（）。

把半導(dǎo)體級硅的多晶硅塊，轉(zhuǎn)換成一塊大的單晶硅的過程，稱作（）。生長后的單晶硅被稱為（）。

試述兩種傳輸線電感，比較其優(yōu)缺點(diǎn)。

比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。

晶體管的名字取自于（）和（）兩詞。

半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。

試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計(jì)1kΩ的電阻，設(shè)電阻寬1μm，求其長。