A.DAC0832
B.ADC0832
C.DAC1210
D.ICL7107
您可能感興趣的試卷
你可能感興趣的試題
A.權(quán)電阻網(wǎng)絡(luò)
B.T型電阻網(wǎng)絡(luò)
C.電子開關(guān)
D.電阻網(wǎng)絡(luò)
A.包含D/A轉(zhuǎn)換器
B.包含電壓比較器
C.不包含D/A轉(zhuǎn)換器
D.不包含參考電源
A.電壓比較器
B.A/D轉(zhuǎn)換器
C.控制邏輯電路
D.逐次逼近寄存器
A.4
B.10
C.1024
D.210
A.轉(zhuǎn)換精度
B.轉(zhuǎn)換速度
C.分辨率
D.轉(zhuǎn)換誤差
最新試題
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
以下代碼中為無權(quán)碼的為()。
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
()在計算機系統(tǒng)中得到了廣泛的應(yīng)用,其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
兩個與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時,兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。