A.由門(mén)電路構(gòu)成的多諧振蕩器
B.石英晶體多諧振蕩器
C.555集成電路構(gòu)成的多諧振蕩器
D.由觸發(fā)器構(gòu)成的多諧振蕩器
您可能感興趣的試卷
你可能感興趣的試題
A.輸出信號(hào)與輸入信號(hào)異步
B.各觸發(fā)器翻轉(zhuǎn)異步
C.輸入信號(hào)與時(shí)鐘脈沖異步
D.預(yù)置數(shù)控制與時(shí)鐘信號(hào)異步
A.雙拍接收寄存器存前要清零,單拍不必
B.單拍接收寄存器存前要清零,雙拍不必
C.兩者都必須清零
D.兩者都不必清零
A.同步計(jì)數(shù)器
B.數(shù)碼寄存器
C.譯碼器
D.異步寄存器
A.多諧振蕩器
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.石英晶體多諧振蕩器
A.同步型
B.計(jì)數(shù)型
C.移位型
D.異步型
最新試題
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
TTL與非門(mén)輸出低電平的參數(shù)規(guī)范值是()
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?