A.計(jì)數(shù)器
B.移位寄存器
C.全加器
D.序列信號檢測器
您可能感興趣的試卷
你可能感興趣的試題
A.8
B.4
C.3
D.2
A.0111
B.0110
C.1000
D.0011
A.10個CP脈沖，正脈沖寬度為1個CP周期
B.10個CP脈沖，正脈沖寬度為2個CP周期
C.10個CP脈沖，正脈沖寬度為4個CP周期
D.10個CP脈沖，正脈沖寬度為8個CP周期
A.只能用反饋復(fù)位法清零
B.只能用修改驅(qū)動方程的方法
C.必須用反饋復(fù)位法清零并修改驅(qū)動方程
D.可以采用反饋復(fù)位法（置位法），也可以采用修改驅(qū)動方程的方法保證電路能白行啟動。
A.10
B.20
C.1000
D.1024
最新試題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
電可擦除的PROM器件是（）
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
一個兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）