單項(xiàng)選擇題若4位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111，下一個(gè)輸入時(shí)鐘脈沖后，其內(nèi)容為（）。

A.0111
B.0110
C.1000
D.0011


你可能感興趣的試題

1.單項(xiàng)選擇題已知Q3Q2Q1Q0是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，若以Q3作進(jìn)位，則其周期和脈沖寬度是（）。

A.10個(gè)CP脈沖，正脈沖寬度為1個(gè)CP周期
B.10個(gè)CP脈沖，正脈沖寬度為2個(gè)CP周期
C.10個(gè)CP脈沖，正脈沖寬度為4個(gè)CP周期
D.10個(gè)CP脈沖，正脈沖寬度為8個(gè)CP周期

2.單項(xiàng)選擇題在設(shè)計(jì)同步時(shí)序電路時(shí)，檢查到不能自行啟動(dòng)時(shí)，則（）。

A.只能用反饋復(fù)位法清零
B.只能用修改驅(qū)動(dòng)方程的方法
C.必須用反饋復(fù)位法清零并修改驅(qū)動(dòng)方程
D.可以采用反饋復(fù)位法（置位法），也可以采用修改驅(qū)動(dòng)方程的方法保證電路能白行啟動(dòng)。

最新試題

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說(shuō)明理由。

題型：?jiǎn)柎痤}

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來(lái)實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（）

題型：?jiǎn)雾?xiàng)選擇題

ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。

題型：?jiǎn)柎痤}

電可擦除的PROM器件是（）

題型：?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在？

題型：?jiǎn)柎痤}

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題