單項選擇題能完成兩個l位二進制數(shù)相加并考慮到低位來的進位的器件稱為（）。
A.編碼器
B.譯碼器
C.全加器
D.半加器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題能實現(xiàn)從多個輸入端中選出一路作為輸出的電路稱為（）。
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
2.單項選擇題組合邏輯電路的競爭-冒險是由于（）引起的。
A.電路不是最簡
B.電路有多個輸出
C.電路中存在延遲
D.電路使用不同的門電路
3.單項選擇題在組合邏輯電路的常用設(shè)計方法中，可以用（）來表示邏輯抽象的結(jié)果。
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
4.單項選擇題在下列電路中，只有（）屬于組合邏輯電路。
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
5.單項選擇題用低電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要（）。
A.與非門
B.或非門
C.與門
D.或門
最新試題
用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。
題型：單項選擇題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
題型：單項選擇題
小容量RAM內(nèi)部存儲矩陣的字數(shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項選擇題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：單項選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項選擇題