單項(xiàng)選擇題用低電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時(shí)，還需要（）。

A.與非門
B.或非門
C.與門
D.或門


你可能感興趣的試題

2.單項(xiàng)選擇題在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有（）信號(hào)。

A.2個(gè)
B.4個(gè)
C.8個(gè)
D.16個(gè)

3.單項(xiàng)選擇題所謂三極管工作在倒置狀態(tài)，是指三極管（）。

A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置

4.單項(xiàng)選擇題對(duì)TTL與非門多余輸入端的處理，不能將它們（）。

A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地

5.單項(xiàng)選擇題輸出端可直接連在一起實(shí)現(xiàn)“線與”邏輯功能的門電路是（）。

A.與非門
B.或非門
C.OC門
D.三態(tài)門

最新試題

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。

題型：?jiǎn)雾?xiàng)選擇題

判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

題型：?jiǎn)柎痤}

試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡(jiǎn)述理由。

題型：?jiǎn)柎痤}

什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？

題型：?jiǎn)柎痤}

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

題型：?jiǎn)雾?xiàng)選擇題

用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。

題型：?jiǎn)雾?xiàng)選擇題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：?jiǎn)雾?xiàng)選擇題

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）

題型：?jiǎn)雾?xiàng)選擇題

什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？

題型：?jiǎn)柎痤}

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。

題型：?jiǎn)柎痤}