A.TTL
B.CMOS
B.NMOS
D.PMOS
您可能感興趣的試卷
你可能感興趣的試題
A.輸出電壓與輸入電壓之間的關(guān)系數(shù)
B.輸iU電壓與輸入電流之間的關(guān)系數(shù)
C.輸出端能帶同類門的今個(gè)數(shù)
D.輸入端數(shù)
A.互為反函數(shù)
B.互為對偶式
B.相等
D.答案都不正確
A.倒相
B.邏輯乘
C.提高帶負(fù)載能力
D.提高抗干擾能力
A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子
A.發(fā)射結(jié)正偏置,集電結(jié)反偏置
B.發(fā)射結(jié)正偏置,集電結(jié)正偏置
C.發(fā)射結(jié)反偏置,集電結(jié)正偏置
D.發(fā)射結(jié)反偏置,集電結(jié)反偏置
最新試題
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在?
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請說明理由。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲器。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
TTL與非門閾值電壓UT的典型值是()
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。