單項(xiàng)選擇題維持阻塞型D觸發(fā)器的狀態(tài)由CP（）時(shí)D的狀態(tài)決定。
A.上升沿
B.下降沿
C.高電平
D.低電平
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題主從JK觸發(fā)器Q的狀態(tài)是在時(shí)鐘脈沖CP（）發(fā)生變化。
A.上升沿
B.下降沿
C.高電平
D.低電平
2.單項(xiàng)選擇題如果觸發(fā)器的次態(tài)僅取決于CP（）時(shí)輸入信號(hào)的狀態(tài)，就可以克服空翻。
A.上升（下降）
B.高電平
C.低電平
D.無法確定
3.單項(xiàng)選擇題如果把觸發(fā)器的JK輸入端接到一起，該觸發(fā)器就轉(zhuǎn)換成（）觸發(fā)器。
A.D
B.T
C.RS
D.T
4.單項(xiàng)選擇題要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號(hào)JK應(yīng)為（）；
A.00
B.01
C.10
D.無法確定
5.單項(xiàng)選擇題基本置RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
A.直接置1、清0
B.直接置位、復(fù)位
C.同步
D.異步
最新試題
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
題型：?jiǎn)雾?xiàng)選擇題
以下代碼中為無權(quán)碼的為（）。
題型：?jiǎn)雾?xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
題型：?jiǎn)柎痤}
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：?jiǎn)雾?xiàng)選擇題
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：?jiǎn)雾?xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題