問答題
某機(jī)字長16位,CPU地址總線18位,數(shù)據(jù)總線16位,存儲器按字編址,CPU的控制信號線有:MREQ#(存儲器訪問請求,低電平有效),R/W#(讀寫控制,低電平為寫信號,高電平為讀信號)。試問:【**,★,包捷5.2,編號3.3,3.5.2】
已知該機(jī)已有8K×16位的ROM存儲器,地址處于主存的最高端;現(xiàn)在再用若干個(gè)16K×8位的SRAM芯片形成128K×16位的RAM存儲區(qū)域,起始地址為00000H,假設(shè)SRAM芯片有CS#(片選,低電平有效)和WE#(寫使能,低電平有效)信號控制端;試寫出RAM、ROM的地址范圍,并畫出SRAM、ROM與CPU的連接圖,請標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。您可能感興趣的試卷
你可能感興趣的試題
5.單項(xiàng)選擇題在計(jì)算機(jī)內(nèi),減法一般用()來實(shí)現(xiàn)。
A.二進(jìn)制減法器
B.十進(jìn)制減法器
C.二進(jìn)制補(bǔ)碼加法器
D.十進(jìn)制加法器
最新試題
將十進(jìn)制數(shù)(-0.288)10轉(zhuǎn)化成二進(jìn)制數(shù),要求小數(shù)點(diǎn)后保留7位數(shù)值位,正確結(jié)果為()。
題型:單項(xiàng)選擇題
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的()組成的。
題型:單項(xiàng)選擇題
已知X=10111001,Y=-00101011,求[X +Y]補(bǔ),正確結(jié)果為()。
題型:單項(xiàng)選擇題
計(jì)算機(jī)的I/O接口是()之間的交接界面。
題型:單項(xiàng)選擇題
已知定點(diǎn)小數(shù)的真值X=-0.1001,寫出[X]反,正確結(jié)果為()。
題型:單項(xiàng)選擇題
()又稱字選法,所對應(yīng)的存儲器是字結(jié)構(gòu)的。
題型:單項(xiàng)選擇題
由硬件實(shí)現(xiàn)的功能改由軟件模擬來實(shí)現(xiàn)的做法被稱為()
題型:單項(xiàng)選擇題
使用硬件堆棧時(shí),其中()移動。
題型:單項(xiàng)選擇題
柵極電平只能維持一段時(shí)間,若要維持所保存的信息,需要對C1、C2電容充電,此過程被稱為“刷新(refresh)”。刷新過程也就是讀出過程,但只為完成充電而并不需要讀出信息,定期執(zhí)行一次()。
題型:單項(xiàng)選擇題
()是指參與運(yùn)算的數(shù)的基本位數(shù),是由加法器、寄存器的位數(shù)決定的。
題型:單項(xiàng)選擇題