【案例分析題】

某機字長16位，CPU地址總線18位，數(shù)據(jù)總線16位，存儲器按字編址，CPU的控制信號線有：MREQ#（存儲器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號，高電平為讀信號）。試問：【＊＊，★，包捷5.2，編號3.3，3.5.2】

已知該機已有8K×16位的ROM存儲器，地址處于主存的最高端；現(xiàn)在再用若干個16K×8位的SRAM芯片形成128K×16位的RAM存儲區(qū)域，起始地址為00000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號控制端；試寫出RAM、ROM的地址范圍，并畫出SRAM、ROM與CPU的連接圖，請標明SRAM芯片個數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。