一個4位串行數(shù)據(jù)，輸入4位移位寄存器，時鐘脈沖頻率為1kHz，經(jīng)過（）ms可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。

A／D轉(zhuǎn)換器的轉(zhuǎn)換過程分為（）4個步驟。

RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲矩陣和讀寫電路三大部分。一個RAM芯片有11個地址輸入端，8個數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。

已知某邏輯電路的真值表如表所示，則該邏輯電路的最簡邏輯表達(dá)式為（）。

用555定時器構(gòu)成的單穩(wěn)態(tài)電路如圖12-3所示。已知電源電壓V=10V，R=33kΩ，C=0．1μF，則輸出電壓的脈沖寬度為（）mS。

函數(shù)Y=ABC+A+ADE（F+G）的最簡式為（）。

555定時器構(gòu)成的施密特觸發(fā)器其回差電壓為（）。

1個3線-8線譯碼器74LS138，當(dāng)輸入端A=0、B=0、C=1時，輸出Y0和Y7的狀態(tài)分別為（）。

已知TTL門的UH=3．6V，UL=0．3V，UOFF=0．8V，UON=1．8V，則該門輸入高電平的噪聲容限為（）V。

A*B*B**C=（）。