在一臺單流水線多操作部件的處理機上執(zhí)行下面的程序，每條指令的取指令、指令譯碼需要一個時鐘周期，MOVE、ADD和MUL操作分別需要2個、3個和4個時鐘周期，每個操作都在第一個時鐘周期從通用寄存器中讀操作數(shù)，在最后一個時鐘周期把運算結果寫到通用寄存器中。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
若Cache的4個塊號為C0、C1、C2和C3，列出程序執(zhí)行過程中的Cache塊地址流。
若對數(shù)字0～9和空格采用二進制編碼，試設計編碼平均長度最短的編碼。
如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內的存儲單元訪問1024次，求訪問存儲單元的命中率。
若采用FIFO替換算法，計算Cache的塊命中率。
有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
考慮題目全部要求，設計優(yōu)化實用的操作碼形式，并計算其操作碼的平均碼長。
設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。
當存儲系統(tǒng)的訪問效率為0.5時，計算命中率和等效訪問周期。
在編號分別為0，1，2，……，9的16個處理器之間，要求按下列配對通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。試選擇所用互連網(wǎng)絡類型、控制方式，并畫出該互連網(wǎng)絡的拓撲結構和各級的交換開關狀態(tài)圖。
若在程序執(zhí)行過程中，每從主存裝入一塊到Cache，平均要對這個塊訪問16次，計算在這種情況下的Cache命中率。