問答題假定最復(fù)雜的一條指令所用的組合邏輯分成6塊,依次為A~F,其延遲分別為80ps、30ps、60ps、50ps、70ps、10ps。在這些組合邏輯塊之間插入必要的流水段寄存器就可實現(xiàn)相應(yīng)的指令流水線,寄存器延遲為20ps。理想情況下,以下各種方式所得到的時鐘周期、指令吞吐率和指令執(zhí)行時間各是多少?應(yīng)該在哪里插入流水線寄存器?插入兩個流水段寄存器,得到一個三級流水線
您可能感興趣的試卷
你可能感興趣的試題
最新試題
若采用FIFO替換算法,計算Cache的塊命中率。
題型:問答題
寫出主存地址和Cache地址的格式,并標出各字段的長度。
題型:問答題
畫出其中一組的邏輯圖。
題型:問答題
若對數(shù)字0~9和空格采用二進制編碼,試設(shè)計編碼平均長度最短的編碼。
題型:問答題
畫出流水線任務(wù)調(diào)度的狀態(tài)有向圖。
題型:問答題
若傳送106個文字符號,且每個文字符號后均自動跟一個空格,按最短的編碼,共需傳送多少個二進制位?若傳送波特率為9600bPS,共需傳送多少時間?
題型:問答題
若采用LRU替換算法,計算Cache的塊命中率。
題型:問答題
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”(包括譯碼和取操作數(shù)等)和“執(zhí)行”(包括運算和寫回結(jié)果等)三個階段,并采用三級流水線。仍然要采用指令取消技術(shù),請修改上面的程序。
題型:問答題
若Cache的4個塊號為C0、C1、C2和C3,列出程序執(zhí)行過程中的Cache塊地址流。
題型:問答題
有一個16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
題型:問答題