組合邏輯電路如下圖所示。
功能總結(jié) 當(dāng)A、B、C中有2個(gè)或3個(gè)取值為1時(shí)Y=1,否則Y=0。因此電路是判斷輸入變量中是否多數(shù)取值為1。多數(shù)表決器。
真值表