計(jì)算機(jī)科學(xué)VHDL語言判斷題每日一練(2019.05.10)

來源：考試資料網(wǎng)

1.判斷題VHDL可以采用層次化的設(shè)計(jì)，一個(gè)高層的結(jié)構(gòu)體中可以調(diào)用低層的實(shí)體

2.判斷題語句type wr is（wr0，wr1，wr2，wr3，wr4，wr5）；定義了一個(gè)狀態(tài)機(jī)變量wr，可以直接對(duì)wr賦值。

3.判斷題若某變量被定義為數(shù)值型變量，未賦初始值時(shí)默認(rèn)值為‘0’。

4.判斷題CONSTANT T2：std_logic <= ’0’;

5.判斷題CONSTANT T2：std_logic <= ’0’;