在對數字鐘計時、校時模塊進行仿真時，設秒信號的周期為10ns，若要觀察24時制計數是否正確，那么在復位信號無效，計時使能信號有效的情況下，仿真需運行多長時間？（）

?某次電路實驗中，一同學按如下電路圖連接電路，完成實驗。其中D0，D1端為輸入端，S0與S1為輸出端。在實驗過程中，該同學觀測到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請問此刻電路輸入端D0，D1電平可能分別為（）。

?verilog語法中，間隔符號主要包括（）。

?數字頻率計采用4個數字的BCD碼計數器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）

?在verilogHDL的數字表達方式用，和十進制數127表示的數字相同的表達方式有（）。