A.只能是1
B.只能是2
C.可能是1,也可能是2
D.1—9皆有可能
您可能感興趣的試卷
你可能感興趣的試題
A.二進制
B.八進制
C.十進制
D.十六進制
A.未名湖.jpg
B.橢圓.png
C.報亭.docx
D.博雅塔.bmp
A.電子管
B.晶體管
C.大規(guī)模、超大規(guī)模集成電路
D.中、小規(guī)模集成電路
A.愛的奉獻.wav(單聲道,8位量化,22.05KHZ采樣頻率)
B.青花瓷.wav(雙聲道,8位量化,44.1KHZ采樣頻率)
C.天路.wav(單聲道,16位量化,22.05KHZ采樣頻率)
D.中國話.wav(雙聲道,16位量化,44.1KHZ采樣頻率)
A.因特網(wǎng)
B.局域網(wǎng)
C.廣域網(wǎng)
D.城域網(wǎng)
最新試題
8086CPU讀取外設(shè)端口數(shù)據(jù)時,一次可以讀取16位二進制數(shù)。()
假設(shè)在增計數(shù)模式下的計數(shù)時鐘為12MHz,定時1s如何實現(xiàn)()。
在一個較短的時間間隔內(nèi),CPU訪問存儲器時,無論是存取指令還是存取數(shù)據(jù),所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中,而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
SPI總線的4個信號是()、()、()和/CS或/SS。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。
指令ADD AL,6[BP][DI]是錯誤的。()
要組成32M×8bit的存儲器,需要1M×4bit的存儲芯片共()片。
SPI總線有四工作模式,取決于()和()這兩位的組合。
通過條件轉(zhuǎn)移指令JXX可以實現(xiàn)分支結(jié)構(gòu)程序的編寫。()