問答題
下圖電路中JFET共源放大電路的元器件參數(shù)如下:在工作點上的管子跨gm=1mS,rds=200kΩ,R1=300kΩ,R2=100kΩ,R3=1MΩ,R4=10kΩ,R5=2kΩ,R6=2kΩ,試估算放大電路的電壓增益、輸入電阻、輸出電阻。
您可能感興趣的試卷
最新試題
?在verilogHDL的數(shù)字表達方式用,和十進制數(shù)127表示的數(shù)字相同的表達方式有()。
題型:多項選擇題
?verilogHDL的基本結(jié)構(gòu)中通常需要進行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
題型:單項選擇題
CD放大器具有較()的輸入電阻和較()的輸出電阻。?????
題型:單項選擇題
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
題型:判斷題
當VGS=0時,能夠?qū)ǖ腗OS管為()
題型:多項選擇題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為()。
題型:單項選擇題
?verilogHDL中已經(jīng)預先定義了的門級原型的符號有()。
題型:多項選擇題
CG放大器具有較()的輸入電阻和較()的輸出電阻。?
題型:單項選擇題
?TTL或非門組成的邏輯電路如圖所示,當輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
題型:單項選擇題
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
題型:單項選擇題