全加器的輸出信號是（）

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

9個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

碼制即編碼體制，在數(shù)字電路中主要是指用二進制代碼來表示非二進制數(shù)字以及字符的編碼方法和規(guī)則。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

交流放大電路接入負載電阻后，對靜態(tài)工作狀態(tài)無影響。

由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應為（）種。

3位二進制加法計數(shù)器的，計數(shù)長度為（）

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

電壓比較器的功能是，將一個模擬量輸入電壓，與一個參考電壓VR進行比較，并將比較的結果輸出，它廣泛應用于（）等方面。