8086CPU段基址來源于CS、DS、SS、ES、IP。

CPU執(zhí)行存儲器讀寫指令都有固定的時序，存儲器的速度與CPU不匹配，也可保證CPU讀寫存儲器的準(zhǔn)確性。

全譯碼的優(yōu)點是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的，譯碼電路比較簡單。

菊花鏈優(yōu)先級排隊電路是一種優(yōu)先級管理的簡單硬件方案。

CPU和輸入輸出設(shè)備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。

8086中斷向量表中最多容納256個中斷向量。

DMA控制器的工作特點是：在傳輸數(shù)據(jù)時不用指令，通過硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號來實現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。

為了不使中斷服務(wù)程序的運行影響主程序的狀態(tài)，必須把斷點處有關(guān)寄存器的內(nèi)容以及標(biāo)志寄存器的狀態(tài)壓入（）保護(hù)。

CMP功能和SUB一樣，都是做減法，結(jié)果送目標(biāo)操作數(shù)。

已知BX的內(nèi)容為無符號數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。