設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作訪存控制信號(hào)（低電平有效），用作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列芯片及各種門(mén)電路（門(mén)電路自定），如圖所示。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：
（1）存儲(chǔ)芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)
（2）指出選用的存儲(chǔ)芯片類型及數(shù)量
（3）詳細(xì)畫(huà)出片選邏輯。
主存地址空間分配：
6000H～67FFH為系統(tǒng)程序區(qū)；
6800H～6BFFH為用戶程序區(qū)。
您可能感興趣的試卷
你可能感興趣的試題
A.512K
B.1M
C.512KB
A.一次
B.重寫(xiě)
C.只讀
最新試題
使用硬件堆棧時(shí)，其中（）移動(dòng)。
在計(jì)算機(jī)存儲(chǔ)層次結(jié)構(gòu)中，以下哪種存儲(chǔ)器技術(shù)能同時(shí)具備高速訪問(wèn)、低功耗和大容量？（）
寫(xiě)出X=10111101的補(bǔ)碼表示，正確結(jié)果為（）。
存儲(chǔ)在能永久保存信息的器件中的程序被稱為（）。
已知定點(diǎn)小數(shù)的真值X=-0.1001，寫(xiě)出[X]反，正確結(jié)果為（）。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的（）組成的。
從6管的SRAM記憶單元到單管的DRAM記憶單元，有利于提高（）。
（）又稱字選法，所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。
在現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)中，用機(jī)器指令編寫(xiě)的程序可以由（）進(jìn)行解釋。